차세대 정보통신 반도체 소자에 필요한 고성능 나노 SOI 기술이 국내 연구자에 의해 개발되었다. 한양대학교 박재근 교수는 나노 SOI(Silicon On Insulator; 실리콘에 박막의 절연체인 산화막이 삽입된 구조) 공정연구실을 운영하는 책임자로 차세대 45nm급 이하 나노 응력 상보형 금속산화막 반도체의 전계 트랜지스터에 적용되는 소자 핵심기반 기술인 고성능 나노 SOI 기술을 개발했다.
이 기술은 차세대 정보통신용 CPU(중앙처리장치)와 MPU(초소형 연산처리장치)를 구성하는 기본소자 제조 기술로 수백기가 헤르츠의 동작 속도와 초저전력 특성을 나타내며 테라비트급 메모리 소자의 기본소자로 적용될 예정이다.
반도체 제조 기술은 다양한 분야의 기술이 요구되며, 특히 설계, 제조공정 프로세스, 테스트, 조립 기술 등 전 분야에 걸쳐 국내 반도체 업체는 세계를 주도하여 왔다. 그러나 이러한 추세에도 불구하고 원자재 및 공정 설비 등은 해외 의존도가 높아 경쟁국의 견제를 받아 이에 대한 기술개발이 시급히 요구되어 온 실정이다.
특히 나노 SOI 공정기술은 미국의 아이비엠, 인텔, 에이엠디, 모토롤라, 일본의 일본전기 등의 선진사들이 이 기술을 이끌고 있는데, 이 분야의 국내 반도체 기술은 선진사보다 2년 정도 뒤쳐진 상태이며, 반드시 이 기술의 확보가 필요하다.
박 교수는 창의적인 기술개발을 통하여 수년간 나노 SOI 공정기술 개발에 대한 특성 연구 및 디바이스 특성에 맞게 디자인된 독창적인 웨이퍼 기술 개발을 시작했으며, 학문적인 이론을 바탕으로 산업계에서 필요로 하는 양산기술까지 접목시켜 급기야 고성능 나노 SOI 공정기술을 개발했다.
고성능 나노 SOI 공정개발로 인하여 국내 정보통신 소자의 핵심소재인 나노 SOI 웨이퍼에 대한 국산화의 토대를 마련했으며, 차세대 디바이스 소자의 구조 및 회로 기술 향상에 지대한 효과를 가져 올 것으로 예상된다.
또한 본 연구의 결과로 개발된 고성능 나노 SOI 공정기술은 이 기술에 있어서 선진국과의 기술 격차를 줄임은 물론 기술적인 측면에서 동등 그 이상의 핵심 요소기술을 보유하게 되었고 이를 기반삼아 정보통신 소자 기술을 선진국 수준으로 올릴 수 있다.
특히 국가 프론티어 기술 개발 과제인 차세대 테라비트급 메모리 소자 개발과 MEMS, 단전자 소자 등의 나노 소자와 회로 설계에 필수적인 나노 SOI 공정 기술이 적용되기 시작되었으며, 국내 반도체 업체가 향후 메모리산업에서 지속적으로 세계적 우위를 유지하기 위한 필수 핵심기술을 확보하게 되었다.
또한 고성능 나노 SOI 공정기술은 국내 반도체업체에 양산 적용시 고속 CPU와 마이크로프로세서 기술 분야를 선진국 수준으로 향상시켜 국내 반도체 업체의 고부가가치 중심의 시스템 LSI 소자 사업화의 전환에 커다란 기여를 할 것으로 예상된다.
이 연구 개발에 대한 공로로 박 교수는 '이달의 과학기술자상' 2005년 11월 수상자로 선정됐다. '이달의 과학기술자상'은 과학기술부와 한국과학재단이 매월 우수한 과학기술자를 선정하여 시상을 하고 있다.
저작권자(c) 오마이뉴스(시민기자), 무단 전재 및 재배포 금지
오탈자 신고
